24小時聯(lián)系電話:18217114652、13661815404
中文
技術專題
硬件仿真崛起的背后是什么？
硬件仿真崛起的背后是什么？
當芯片設計人員和驗證工程師向我詢問硬件仿真時，經(jīng)常會出現(xiàn)五個常見問題。所有這些都經(jīng)過深思熟慮，答案得到廣泛分享。
今天，仿真在設計驗證工具箱中是強制性的。為什么？出于兩個不相關的原因：驗證工具對性能和吞吐量的需求不斷增長，以及硬件仿真技術的顯著進步。兩者的融合推動了硬件仿真在任何驗證工具箱中的突出地位。
今天，SoC 設計由兩個飛速發(fā)展的領域組成：驚人的硬件復雜性和不斷升級的軟件內(nèi)容。只有硬件仿真可以處理驗證兩者的集成并跨越其邊界跟蹤設計錯誤的艱巨任務。
仿真的價值主張是什么？
無論我們喜歡與否，市場動態(tài)都在我們的生活中發(fā)揮著重要作用。他們可以創(chuàng)造財富，也可以毀滅財富。在競爭激烈的市場中錯過新產(chǎn)品的市場窗口，風險自負——這可能會扼殺您的產(chǎn)品并摧毀公司。
在電子設計領域，錯過市場窗口通常是由于硅片重新生產(chǎn)。更一般地說，這是由于路線圖規(guī)劃不周，人力和設計工具資源不足。
技術工藝節(jié)點越先進，重新旋轉的成本就越高。無論重新旋轉的成本有多高，后期進入市場的成本都要高得多。遲到三個月的產(chǎn)品會抹去總潛在收入的三分之一。
底線非常清楚：必須消除錯過市場窗口的風險。硬件仿真是避免風險的最佳驗證工具。憑借其徹底和快速的硬件/軟件驗證功能，它可以消除重新設計，加快路線圖進度，同時提高產(chǎn)品質量。
從用戶的角度來看，HDL 仿真器和仿真器之間有什么區(qū)別？
不同之處在于設計規(guī)模和驗證工作量的規(guī)模。只要被測設計 (DUT) 的大小在 1 億門或更少的范圍內(nèi)，并且工作負載執(zhí)行時間不超過一天，HDL 模擬器就是硬件調(diào)試的首選。它們易于使用、設置迅速、編譯 DUT 的速度極快，并且可以靈活地調(diào)試硬件設計。而且，相當重要的是，它們的購買成本很低。
所有這些都表明 HDL 仿真器是硬件設計周期早期 IP 和模塊級驗證的理想選擇。
當設計和工作負載規(guī)模超過這些限制并且需要進行硬件/軟件測試時，HDL 仿真器就會變得無效，從而使硬件仿真成為唯一的選擇。
今天，硬件模擬器不受任何設計規(guī)模的影響，甚至是 AI/ML、5G 和汽車應用中的數(shù)十億門。他們可以查明難以發(fā)現(xiàn)的硬件錯誤，這些錯誤可能需要數(shù)十億次驗證周期才能發(fā)現(xiàn)，這是將嵌入式軟件與底層硬件集成所需的。它們支持多個并發(fā)用戶，并且可以從世界任何地方遠程訪問。而且，相當重要的是，盡管他們認為收購成本很高，但他們的投資回報率卻非常低。
從用戶的角度來看，仿真器和 FPGA 原型之間有什么區(qū)別？
原則上，FPGA 原型與硬件仿真器共享相同的技術基礎。兩者都使用專用且可重新編程的硬件來加速驗證周期。仿真器中的硬件通常從頭開始設計，并針對目標設計驗證進行定制。在原型中，它基于一系列商業(yè) FPGA。
仔細觀察，原型會在快速簡便的設計設置和編譯以及強大的 DUT 調(diào)試之間進行權衡，以顯著加快執(zhí)行速度。具體來說，在同一個 DUT 上，原型的運行速度可能比仿真器快 10 倍。
FPGA 原型是軟件驗證的更好選擇，而仿真器非常適合系統(tǒng)級和硬件/軟件集成的硬件驗證。
仿真器和 FPGA 原型能否集成到一個通用的驗證/驗證流程中？
確實。它們可以而且應該被整合。
首先，它們應該共享編譯前端，而后端則依賴于工具。好處是更容易和更快的 DUT 編譯。如果它為仿真而編譯，它可能會為原型而編譯。
其次，它們應該共享相同的 DUT 數(shù)據(jù)庫，以允許在運行時將執(zhí)行從一個卸載到另一個。例如，啟動操作系統(tǒng)和執(zhí)行軟件工作負載可以在原型中進行，直到遇到錯誤。然后將設計數(shù)據(jù)庫保存在原型中并將其恢復到仿真器中將顯著加快準確的調(diào)試跟蹤。
通過添加基于混合仿真的虛擬原型平臺，可以進一步實現(xiàn)集成路線圖。
通過緊密耦合一流的仿真器、虛擬原型和 FPGA 原型，驗證團隊可以實施最先進且有效的“左移”策略。
今年早些時候，幾項公告吹捧下一代硬件輔助驗證平臺，這些平臺將硬件仿真、虛擬模式下部署的原型設計與綜合軟件測試環(huán)境以及所有芯片設計驗證流程中的所有基礎工具聯(lián)系起來。